# PATENT ABSTRACTS OF JAPAN

(11)Publication number :

2001-144597

(43)Date of publication of application : 25.05.2001

(51)Int.Cl.

H03K 17/78

(21)Application number: 11-323617 (22)Date of filing:

(71)Applicant : FUJITSU LTD (72)Inventor: INOUE TADAO

# (54) LIGHT EMITTING ELEMENT DRIVE CIRCUIT


(57)Abstract:

PROBLEM TO BE SOLVED: To provide a light emitting element drive circuit for optical communication that can cope with a low power supply voltage and realize stable high- speed modulation.

15.11.1999

SOLUTION: The light emitting element drive circuit of this invention consists of a current source 1 that generates a constant current to drive a light emitting element 2, a current switch 3 that switches part of a path of the current flowing through the current source 1 to a path including the light emitting element 1 or a path not including the light emitting element 1 according to a data signal DATA, a capacitor 4 that is charged by reception of a power supply voltage VDD to boost the power supply voltage VDD, and a booster switch 5 that switches part of the path for the current flowing through the current source to a path for charging the capacitor 4 or a path through which the power supply voltage boosted by the capacitor 4 is supplied to the light emitting element 4.

# BEST AVAILABLE COPY



### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection?

[Date of requesting appeal against examiner's decision of rejection]

21 07 2006

[Date of extinction of right]

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-144597

(P2001-144597A) (43)公開日 平成13年5月25日(2001.5.25)

	 	FI	テーマコード(参考)			
(51) Int.Cl.' H 0 3 K	別記号	нозк	17/78	E	5 H 4 2 0	
GOSE		G 0 5 F	3/26		5 J O 5 O	

## 審査請求 未請求 請求項の数8 OL (全 19 頁)


(21)出願番号	特願平11-323617	(71) 出願人 000005223
(21)[1399]117	1440	富士通株式会社
	平成11年11月15日(1999.11.15)	神奈川県川崎市中原区上小田中4丁目1番
(22)出願日	平成11年11月15日(1666, 1111-1	1号
		(72)発明者 井上 忠夫
		神奈川県川崎市中原区上小田中4丁目1番
		1号 富士通株式会社内
		(74)代理人 100078330
		(74)代理人 100070000 弁理士 笹島 富二雄
		AMOO AF700
		5J050 AA02 AA03 BB02 CC12 DD08
		EE22 EE28 EE32 EE36

## (54) 【発明の名称】 発光索子駆動回路

#### (57)【要約】

【課題】低電源電圧化に対応可能で、かつ、安定した高 速変調を実現できる光通信用の発光素子駆動回路を提供 する。

【解決手段】本発明による発光素子駆動回路は、発光素子を駆動する一定電流を発生する電流源1と、データ信号DATAに従って、電流源1に流れる電流の経路のいずれかに切り替える電流スイッチ3と、電流電ビVDの印加により充電されて電流電ビVDのの弁になり方ではないでは、10元のでは、10元



【特許請求の範囲】

【請求項1】電流源で発生する一定の電流により発光素 子を駆動する発光素子駆動回路において、

前記発光素子を発光させるか否かを定めるデータ信号に 従って、前記電流源に流れる電流の経路の一部を、前記 発光素子を含んだ発光経路、および、前記発光素子を除 いた消光経路のいずれかに切り替える第1スイッチ部

電源電圧の供給により充電された電荷を基に電源電圧の 昇圧を行う電源電圧昇圧部と、

前記データ信号に対応した制御信号に従って、前記電流 源に流れる電流の経路の一部を、前記電源電圧昇圧部の 充電を行う充電経路、および、前記電源電圧昇圧部で昇 圧された電源電圧を前記発光素子に印加する昇圧経路の いずれかに切り替える第2スイッチ部と、

を備えて構成されたことを特徴とする発光素子駆動回 路。

【請求項2】請求項1記載の発光素子駆動回路であっ

前記電源電圧昇圧部は、第1端子および第2端子を有す 20 るコンデンサを含み、

前記第2スイッチ部は、前記充電軽路のとき、前記コン デンサの第1端子に前電電源電圧の加すると共に、前 記コンデンサの第2端子を前記電流振に繋がる経路に転 続し、前記昇圧軽路のとき、前記コンデンサの第2端子 に前記電源電圧を印加すると共に、前記コンデンサの第 1端子を前記発光素子に接続することを特徴とする発光 素子服動回路。

【請求項3】請求項2記載の発光素子駆動回路であっ

前記制御信号は、前記データ信号と共通であり、 前記データ信号が前記光光素子を消光状態にする論理の ときには、前記第1および第2スイッチ部の切り替え動 作によって、前記電気弾圧の印加された前記コンデンサ の第1端子、前記コンデンサの第2端子および前記電が 数を順に流れる電流経路が形成されて、前記コンデンサ

の充電が行われ、前記データ信うが前記発光素子を発光状態にする論理のときには、前記第1および第2スイッチ部の切り替え動作によって、前記電源電圧の印加された前記コンデンサ 40の第2端子、前記コンデンサの第1端子、前記発光素子もよび前記電流源を順に流れる電源程序は影が形成されて、前記発光素子が昇圧されて電源電圧により駆動されることを特徴とする発光素子駆動回路。

【請求項4】請求項2記載の発光素子駆動回路であっ

前記制御信号は、前記データ信号が、前記発光素子を発 光状態にする論理を含んだセル内のタイミングにある か、前記セル外のタイミングにあるかを示すセル信号で あり、 前記セル信号がセル外のタイミングを示す論理のときに は、前記第1および第2スイッチ部の切り替え動作によって、前記電源電圧の印加された前記コンデンサの第1 端子、前記コンデンサの第2端子および前記電流源を順 に流れる電流経路が形成されて、前記コンデンサの充電 が行われ、

前記セル信号がセル内のタイミングを示す論理であり、かつ、前記データ信号が前記発光素子を発光状態にする 論理のときには、前記第1まは5第2スイッチ部の切り 10 替え動作によって、前記電流電圧の印加された前記コン デンサの第2端子、前記コンデンサの第1端子、前記発 光素子および前記電流源を順に流れる電流経路が形成さ れて、前記発光素子が昇圧された電源電圧により駆動さ れることを特徴とする発光素子歌廻回路。

【請求項5】請求項4記載の発光素子駆動回路であっ

て、 前記セル信号がセル内のタイミングを示す論理であり、 かつ、前記データ信号が前記発光素子を消光状態にする 論理のときには、前記第1および第2スイッチ部の切り 替え動作によって、前記コンデンサおよび前記発光素子 を除いた電流経路が形成されることを特徴とする発光素 子駆動回路。

【請求項6】請求項4または5記載の発光素子駆動回路 であって、

前記データ信号の有限の長さの範囲内に、前記発光素子 を発光状態にする論理があるか否かを検出するデータ検 出部を備え、該データ検出部の検出結果が前記セル信号 として用いられる構成としたことを特徴とする発光素子 撃動回路。

 【請求項7】請求項4~6のいずれか1つに記載の発光 素子駆動回路であって、

前記制御信号が、前記データ信号に同期したクロック信 号に基づく信号および前記セル信号であり、

前記コンデンサによって昇圧された電源電圧を整流して 前記発光素子に印加する整流部を備え、

前記セル信号がセル外のタイミングを示す論理であり、かつ、前記クロック信号に基づく信号が示す 2 つの論理 のうちの一方のときには、前記第 1 あとび第 2 スイッチ 部の切り替え助作によって、前記電源電圧の印加された 10 前記コンデンサの第 1 端子、前記コンデンサの第 2 端子 および前記電流源を順に流れる電流経路が形成されて、前記コンデンサの充電が行われ、

前記セル信号がセル外のタイミングを示す論理であり、 かつ、前記クロック程号に基づく信号が示す2つの論明 のうちの他方のときには、前記第1および第2スイッチ 部の切り替え動作によって、前記電源電圧の印加された 前記コンデンサの第2端子、前記コンデンサの第1端子 および前記整流部を順に抜れる電流経路が形成され、 前記セル信号がセル内のタイミングを示す論理であり、

50 かつ、前記データ信号が前記発光素子を発光状態にする

論理のときには、前記第18よび第2スイッチ部の切り 替え動作によって、前記整流部、前記発光薬子および前 記電流滅を順に流れる電流経路が形成されて、前記発光 素子が前記整流部で整流された電圧により駆動されるこ とを特徴とする発光素子駆動回路。

【請求項8】請求項 $1 \sim 7$  のいずれか1 つに記載の発光 素子駆動回路であって、

前記第2スイッチ部における充電経路および昇圧経路の 切り替えの際に、前記電源電圧昇圧部に対する電源電圧 の供給が一時的に中断されるように前記第2スイッチ部 10 の動作を制御するシーケンス制御部を備えて構成された ことを特徴とする発光素子駆動回路。

### 【発明の詳細な説明】

#### [00001]

【発明の属する技術分野】本発明は、例えば光通信など の分野において、半導体レーザや発光ダイオード等の発 光素子を駆動する回路に関し、特に、低電圧かつ高速駆 動が可能な発光素子駆動的路に関する。

#### [0002]

【従来の技術】例えば、光伝送装置などの発光素子を用 20 いる装置における光送信部では、送信する電気信号のデータを光信号に変換するために、発光素子駆動回路が備えられる。また、光ディスク装置、レーザブリンタなどの発光素子を有する情報機器でも、光伝送装置の場合と同様に、発光素子駆動回路が備えられる。

【0003】図22は、例えば、高速光通信用の発光素 実駆動回路の一般的な構成例を示す図である。図22の 回路構成では、電流源1、発光素子2および差動型の電 流スイッチ3が、電源電圧VDDの印加される端子と接 地端子との間に配置され、電流第1で発生する一定の電 30 流の経路が、電流スイッチ3により送信データ信号DATAに従って切り 替えが調酔されて、発光業子2が駆動される。また、ここ で用いる電流源1としては、複数のトランジスタを用い たカレントミラー回路等を使用することが一般的であ

【0004】ところで、近年、各種の情報・通信関連機器で使用されるディジタル用のCMOS-LSIは、低清質電力化の要求およびプロセスの微細化に伴って低電源電圧化が進んでいる。 現状では、電源電圧が2.5 V 40 から I V 台にまで下がってきている。このように各種機器の低電源電圧化が進むと、 供給される電源電圧が発光素子を駆動するために必要な電圧とりも低くなり、電源電圧を昇圧するなど措置が必要になってくる。

【0005】電源電圧の昇圧が行われる従来の発光素子 駆動回路としては、例えば、実開平6-73713号公 報等に記載されたものがある。この従来の駆動回路は、 カメラなどに使用される発光素子とついて、コンデンサ の充放電により発光素子を電源電圧よりも高い電圧で駆 動する構成である。また、発光素子を駆動するスイッチ 50

ング素子が、モータを駆動する公知のブリッジ回路のそれと共有化され、発光素子の駆動回路とカメラのシステムを構成する他の回路とが電気的に分離されることで、システム全体の小型化と信頼性の向上を図っている。 【0006】

発明が解決しようとする課題)しかしながら、上記のような従来の発光素子駆動回路は、高速変調が要求される光通信用の発光素子駆動回路として考えると、低電源延圧化への対応は可能であるが、高速変調を安定に行うという点では問題があった。

【0007】すなわち、高速光派信用の発光素子型動回路では、前述したように、安定した一定の駆動電流を発光素子とに供給するために電流流が流けられ、該電流にしては、複数のトランジスタを用いたカレントミラー回路が使用されることが多い。このようなカレントを用流流上記の寄生容量に流れる間、発光素子2と供給される駆動電流の値が過渡的に不安定となり。高速変調を行うことが困難になってしまう。高速変調を行うことが困難になってしまう。高速変調を行うことが困難になってしまう。高速変調を行うことが困難になってしまう。高速変調を対して行うためには、コンデンサの充放電の制御と同時に、電流第10動作制御が発光素子2の駆動状態に応じて必要になる。

【0008】本発明は上記の点に着目してなされたもの で、低電源電圧化に対応可能で、かつ、安定した高速変 調が実現される光通信用の発光素子駆動回路を提供する ことを目的とする。

## [0009]

(認難を解決するための手段)上記の目的を達成するため、本発明の発光素子駆動向路は、電流廠で発生する一定の電流により発光素子を整動する発光素子駆動向路において、前記発光素子を発光させるか否かを定めるデータ信号に従って、前記電流海に流れる電流の経路の一部を、前記発光素子を含ん光経路と、および、前記発光素子を含ん光経路と、および、前記光光素子を除いた消光経路のいずれかに切り替える第1スイッチ部と、電源電圧の供給により充電された電荷を基に電源電圧更圧を行う電源電圧界圧部と、前記データ信号に対応した制御信号に従って、前記電流源に流れる電流の経路の一部を、前記電流源に流行る電流の経路の一部を、前記電流源に正月正部で発生で行った電源電圧発の一部を、前記電流源に乗日部で昇圧された電源電経路、まど、前記電源電圧昇圧部で昇圧されて電源電圧発の一部を、前記電源電圧昇圧部で昇圧されて電源電圧を前記発光素子に印加する昇圧経路のいずれかに切り替える第2スイッチ部と、を備えて構成されるものである。

【0010】かかる構成では、データ信号および削御信号に従って第1スイッチ部および第2スイッチ部がそれ ぞれ動作することにより、発光素子の駆動状態(発光ま たは消光)に応じて、電流額に流れる電流の経路が切り 替えられ、電源電圧昇圧都で昇圧された電源電圧が発光 素子に印加されて駆動される。このとき、切り替えられ る電流経路は、発光素子の駆動状態に関係なく電流源を

30

通るため、電流源が継続的に作動した状態となる。これ により、発光素子の安定した高速変調が可能になる。 【0011】また、上記の発光素子駆動回路について、 前記電源電圧昇圧部は、第1端子および第2端子を有す るコンデンサを含み、前記第2スイッチ部は、前記充電 経路のとき、前記コンデンサの第1端子に前記電源電圧 を印加すると共に、前記コンデンサの第2端子を前記電 流源に繋がる経路に接続し、前記昇圧経路のとき、前記 コンデンサの第2端子に前記電源電圧を印加すると共 に、前記コンデンサの第1端子を前記発光素子に接続す 10 るようにしてもよい。

【0012】かかる構成では、コンデンサの充電および 放電 (昇圧) の切り替えが、第2スイッチ部により制御 信号に従って行われ、コンデンサに蓄えられた電荷によ り電源電圧が昇圧されて発光素子に供給されるようにな

【0013】上記の発光素子駆動回路の具体的な構成と しては、前記制御信号が、前記データ信号と共通であ り、前記データ信号が前記発光素子を消光状態にする論 理のときには、前記第1および第2スイッチ部の切り替 20 え動作によって、前記電源電圧の印加された前記コンデ ンサの第1端子、前記コンデンサの第2端子および前記 電流源を順に流れる電流経路が形成されて、前記コンデ ンサの充電が行われ、前記データ信号が前記発光素子を 発光状態にする論理のときには、前記第1および第2ス イッチ部の切り替え動作によって、前記電源電圧の印加 された前記コンデンサの第2端子、前記コンデンサの第 1端子、前記発光素子および前記電流源を順に流れる電 流経路が形成されて、前記発光素子が昇圧された電源電 圧により駆動されるようにしてもよい。

【0014】かかる構成では、データ信号に従って第 1、2スイッチ部がそれぞれ切り替わり、発光素子を消 光状態にするときに、コンデンサの充電が行われ、発光 素子を発光状態にするときに、コンデンサにより昇圧さ れた電圧が発光素子に印加されるようになる。

【0015】前述の発光素子駆動回路の他の具体的な構 成としては、前記制御信号が、前記データ信号が、前記 発光素子を発光状態にする論理を含んだセル内のタイミ ングにあるか、前記セル外のタイミングにあるかを示す セル信号であり、前記セル信号がセル外のタイミングを 40 示す論理のときには、前記第1および第2スイッチ部の 切り替え動作によって、前記電源電圧の印加された前記 コンデンサの第1端子、前記コンデンサの第2端子およ び前記電流源を順に流れる電流経路が形成されて、前記 コンデンサの充電が行われ、前記セル信号がセル内のタ イミングを示す論理であり、かつ、前記データ信号が前 記発光素子を発光状態にする論理のときには、前記第1 および第2スイッチ部の切り替え動作によって、前記電 源電圧の印加された前記コンデンサの第2端子、前記コ ンデンサの第1端子、前記発光素子および前記電流源を 50

順に流れる電流経路が形成されて、前記発光素子が昇圧 された電源電圧により駆動されるようにしてもよい。 【0016】かかる構成では、データ信号に従って第1 スイッチ部が切り替わり、セル信号に従って第2スイッ チ部が切り替わるようになり、発光素子が発光状態にさ れることのないセル外のタイミングにおいてコンデンサ の充電が行われるようになる。また、セル内のタイミン グで発光素子を発光させるときには、コンデンサにより 昇圧された電圧が発光素子に印加されるようになる。

【0017】また、上記の発光素子駆動回路について は、前記セル信号がセル内のタイミングを示す論理であ り、かつ、前記データ信号が前記発光素子を消光状態に する論理のときには、前記第1および第2スイッチ部の 切り替え動作によって、前記コンデンサおよび前記発光 素子を除いた電流経路が形成されるようにするのが好ま LW.

【0018】かかる構成では、セル内のタイミングで発 光素子を消光させるときに、コンデンサに蓄えられた電 荷が無駄に消費されないような電流経路が形成されるよ うになる。

【0019】さらに、上記の発光素子駆動回路について は、前記データ信号の有限の長さの範囲内に、前記発光 素子を発光状態にする論理があるか否かを検出するデー タ検出部を備え、該データ検出部の検出結果が前記セル 信号として用いられる構成としてもよい。

【0020】かかる構成では、データ検出部において、 データ信号の有限の長さの範囲内に、発光素子を発光状 態にする論理があるか否かが検出され、セル信号に相当 する信号が本回路内で生成されるようになる。

【0021】加えて、前述の発光素子駆動回路につい て、前記制御信号が、前記データ信号に同期したクロッ ク信号に基づく信号および前記セル信号であり、前記コ ンデンサによって昇圧された電源電圧を整流して前記発 光素子に印加する整流部を備え、前記セル信号がセル外 のタイミングを示す論理であり、かつ、前記クロック信 号に基づく信号が示す2つの論理のうちの一方のときに は、前記第1および第2スイッチ部の切り替え動作によ って、前記電源電圧の印加された前記コンデンサの第 1 端子、前記コンデンサの第2端子および前記電流源を順 に流れる電流経路が形成されて、前記コンデンサの充電 が行われ、前記セル信号がセル外のタイミングを示す論 理であり、かつ、前記クロック信号に基づく信号が示す 2つの論理のうちの他方のときには、前記第1および第 2スイッチ部の切り替え動作によって、前記電源電圧の 印加された前記コンデンサの第2端子、前記コンデンサ の第1端子および前記整流部を順に流れる電流経路が形 成され、前記セル信号がセル内のタイミングを示す論理 であり、かつ、前記データ信号が前記発光素子を発光状 態にする論理のときには、前記第1および第2スイッチ 部の切り替え動作によって、前記整流部、前記発光素子 および前記電流源を順に流れる電流経路が形成されて、 前記発光素子が前記整流部で整流された電圧により駆動 されるようにしてもよい。

[0022] かかる構成では、セル外のタイミングにおいて、クロック信号に基づく信号(クロック信号またはクロック信号を分関した信号)に従いコンデンサの充放電が行われ、セル内のタイミングにおいては、発光素が電気光状態にするときに、コンデンサで昇圧され整流で整流された電圧が発光素子に印加されるようになる。

【0023】また、上述した発光素子駆動回路について は、前記第2スイッチ部における充電経路および昇圧経 筋の切り替えの際に、前記電機電圧昇圧配に対する電電 電圧の供給が一時的に中断されるように前記第2スイッ チ部の動作を制御するシーケンス制御部を備えて構成さ れるようにしてもよい。

【0024】かかる構成では、充電経路および昇圧経路 の切り替えの際に、電源電圧昇圧部がショートした状態 になるのを回避すべく、シーケンス制御部によって第2 ズィッチ部の動作がシーケンス制御されるようになる。 これにより、電源電圧昇圧部における不要な放電をなく して、電圧変換効率の低下を防ぐことが可能になる。 【0025】

【発明の実施の形態】以下、本発明の実施形態を図面に 基づいて説明する。ここでは、最初に、本発明による発 光素子駆動回路の基本的な構成および動作の概略を説明 し、次に、具体的な実施形態について詳しく説明するこ とにする。

【0026】図1は、本発明による発光素子駆動回路の 基本構成を示す図である。図1において、本発光素子駆 動回路の基本構成は、電流源1、発光素子2、第1スイ 30 ッチ部としての電流スイッチ3、電源電圧昇圧部として のコンデンサ4および第2スイッチ部としての昇圧スイ

ッチ5を有する。
【0027】電流源1は、発光素子2の駆動電流を発生する公知の電流源であって、例えば図2に示すようなカレントミラー回路等により構成される。図2の回路構成は、2つのnチャネル型MOSFETを用いた1段構成の一般的なカレントミラー回路である。本駆動回路では、カレントミラー回路の出力端子1のが電流スイッチ3の端子3 aに接続される。なお、電流第1の具体的なり路構成はこれに限られるものではない。このようなカレントミラー回路では、図に示したようにMOSFETの端子間に寄生容量では、包はが発生するため、従来の駆動回路では、これらの寄生容量では、Cdsが高速動作を妨げる要因となっていた。

【0028】発光素子2は、例えば半導体レーザ(レーザダイオード、以下しりとする)等が用いられ、LDのカソード端子が電流スイッチ3の端子3 bに接続される。なお、ここでは発光素子2としてLDを使用する場合を示したが、本発明の駆動回路は、例えば発光ダイオ 50 (N2)は、電源電圧VDDとなる。また、図3の下段に示する。

ード(LED)等を発光素子2として用いてもよい。 【0029】電流インチ3は、電流源1に接続する端 予3aと、発光素子2に接続する発光側の端子3bおよ びコンデンサ4に接続する消光側の端子3cとの間の接 終状態を、データ信号DATAまたは反転データ信号X DATAに従って切り替えるものである。

【0030】コンデンサ4は、一方の端子4a(第1端子)が発光素子2のアノード端子および昇圧スイッチ5 の端子5cに接続され、他方の端子4b(第2端子)が電流スイッチ3の端子3cおよび昇圧スイッチ5の端子 5bに接続される。このコンデンサイには、電源電圧V DDを昇圧するための電荷が需えられる。

【0031】昇圧スイッチ5は、電源電圧VDDが印加される端子5aと、コンデンサ4の端子4bに接続する 拡電側の端子5bは式ビンデンサ4の端子4hに接続する 花電側の端子5cとの間の接続状態を、制御信号Sに従って切り替えるものである。電源電圧VDDは、外部、低電源電圧化によりこの電圧値が例えば1V台などのように低く設定される。また、制御信号Scは、データ信号DATAに対応したレベルが変化する信号をあて、具体的な信号変形については後述の名奏施形態で詳しく説明する。ここでは、データ信号DATAと同様の信号変形については後述の名奏施形態で詳しく説明する。ここでは、データ信号DATAと同様の信号変形については後述の名奏施形態で詳しく説明する。ここでは、データ信号DATAと同様の信号が出いられるものとして、以下の動作説明する行ことにする。

【0032】上記のような基本構成を有する発光素子駆動回路では、外部からの電源電圧VDDが昇圧スイッチ5の端子5 aに与えられた状態において、発光素子2の駆動状態(発光または消光)に応じて回路の電流経路が切われる。

[0033] 具体的には、図3のタイムチャートに示すように、まず、発光楽子2を消光状態(LD\_OFF)とするときには、データ信号DATA(比段)がローレベルとなって、電流スイッチ3に送られる。また、制御信号Scもデータ信号DATAと同様にローレベルとなって、昇圧スイッチ5に送られる。

すように、発光素子2への駆動電流 1 LDの供給は生じな いため、発光素子2は消光状態となる。なお、上記のよ うなコンデンサ4の充電時においても、電流源1に対し て電流が流れ込むため、電流源1は高速変調にも応答可 能な安定した動作状態を維持している。

【0035】そして、発光素子2を発光状態(LD\_O N) にするときには、データ信号DATAおよび制御信 号Scがそれぞれハイレベルとなり、電流スイッチ3で は、端子3 aが発光側の端子3 bに接続され、昇圧スイ ッチ 5 では、端子 5 a が放電側の端子 5 b に接続され る。これにより、図1の実線矢印で示すように、昇圧ス イッチ5、ノードN1、コンデンサ4、ノードN2、発 光素子2、電流スイッチ3、電流源1の順に一定の電流 が流れるようになる。このとき、ノードN1の電位V(N 1)は電源電圧VDDとなり、ノードN2の電位V(N2) は、電源電圧VDDの上にコンデンサ4の端子間電圧を 足した、電源電圧VDDの約2倍の高い電圧レベルとな る。従って、昇圧された高い電圧が発光素子2に印加さ れて、発光素子2が発光するようになる。なお、発光時 のノードN2の電位V(N2)は、発光素子2の発光により コンデンサ4に蓄えられた電荷が消費されるため徐々に 低下するが、発光素子2に供給される駆動電流 I LDは、 図3の下段に示すように電流源1によって一定に制御さ れているため、発光素子2の安定した発光動作が確保さ わている。

【0036】さらに、発光素子2を消光状態(LD\_O FF) とするときには、データ信号DATAおよび制御 信号Scがそれぞれローレベルとなって、前述した場合 と同様に電流経路が切り替わってコンデンサ4の充電が 行われる。

【0037】このように本発光素子駆動回路によれば、 データ信号DATAおよび制御信号Scに従って電流ス イッチ3および昇圧スイッチ5の動作を制御して電流経 路を切り替え、発光素子2を消光させるタイミングで は、コンデンサ4に電荷を蓄えて充電を行い、発光素子 2を発光させるタイミングでは、昇圧された電源電圧を 発光素子2に印加するようにしたことで、低電源電圧化 への対応が簡略な構成により実現できる。また、発光素 子2の発光/消光状態に拘わらず電流が電流源1に流れ 込むようにして、継続的に電流源1を動作させること で、従来のような寄生容量による電流源1の不安定動作 が低減されるため、発光素子2の安定した高速変調が可 能な駆動回路を実現できる。

【0038】次に、上述したような基本構成が適用され た具体的な発光素子駆動回路の実施形態について説明す る。図4は、第1実施形態にかかる発光素子駆動回路の 構成を示す図である。

【0039】図4に示す発光素子駆動回路は、上述の図 1に示した基本構成について、電流スイッチ3が、例え ば2つのnチャネル型MOSFET31、32を用いて 50 イレベルのデータ信号DATAが、nチャネル型MOS

構成されると共に、昇圧スイッチ 5 が、例えば 2 つの p チャネル型MOSFET51,52を用いて構成され、 それら電流スイッチ3および昇圧スイッチ5の各動作 が、データ信号DATAと反転データ信号XDATAに 従ってそれぞれ制御される構成としたものである。な お、電流源1、発光素子2およびコンデンサ4は、上述 の基本構成において説明したものと同様である。

【0040】電流スイッチ3を構成する、nチャネル型 MOSFET31は、データ信号DATAがゲート端子 10 に印加され、ドレイン端子が発光素子2のカソード端子 に接続され、ソース端子が電流源1の出力端子10に接 続される。また、nチャネル型MOSFET32は、反 転データ信号XDATAがゲート端子に印加され、ドレ イン端子がコンデンサ4の端子4bに接続され、ソース 端子が電流源1の出力端子10に接続される。

【0041】昇圧スイッチ5を構成する、pチャネル型 MOSFET51は、反転データ信号XDATAがゲー ト端子に印加され、電源電圧VDDがソース端子に印加 され、ドレイン端子がコンデンサ 4 の端子 4 b および n チャネル型MOSFET32のドレイン端子に接続され る。また、pチャネル型MOSFET52は、データ信 号DATAがゲート端子に印加され、電源電圧VDDが ソース端子に印加され、ドレイン端子がコンデンサ4の 端子4aおよび発光素子2に接続される。

【0042】ここでは具体的に、発光素子2としてLD を使用し、コンデンサ4としては容量が例えば100 n F 等ものを使用し、電流源 1 は上述の図 2 に示したよう な一般的なカレントミラー回路で構成されるものとす る。また、電源電圧VDDが1.8Vであって、データ 信号DATAおよび反転データ信号XDATAが、差動 のLV-CMOSレベルでLow=0V、High= 8 Vである場合を想定して動作を説明することにす

【0043】上記のような発光素子駆動回路において、 発光素子2を消光状態とするときには、ローレベル(0 V) のデータ信号DATAが、nチャネル型MOSFE T31およびpチャネル型MOSFET52の各ゲート 端子に入力されると同時に、ハイレベル(1.8V)の **反転データ信号XDATAが、nチャネル型MOSFE** T32およびpチャネル型MOSFET51の各ゲート 端子に入力される。これにより、nチャネル型MOSF ET32および p チャネル型MOSFET52がそれぞ れオンとなり、nチャネル型MOSFET31およびp チャネル型MOSFET51がそれぞれオフとなる。従 って、図4の破線矢印で示すように、pチャネル型MO SFET52、ノードN2、コンデンサ4、ノードN 1、 n チャネル型MOSFET32、電流源 1 の順に一 定の電流が流れ、コンデンサ4の充電が行われる。

【0044】発光素子2を発光状態とするときには、ハ

FET31およびpチャネル型MOSFET52の各ゲート端子に入力されると同時に、ローレベルの反転デタ信号XDATAが、nチャネル型MOSFET32およびpチャネル型MOSFET51の各ゲート端子に入力される。これにより、nチャネル型MOSFET31およびpチャネル型MOSFET51がそれぞれオンとなり、nチャネル型MOSFET32およびpチャネル型MOSFET32およびpチャネル型MOSFET32およびpチャネル型MOSFET32およびpチャネル型MOSFET51、プロデントのではアンサイメードN2系発来 10 チェス・カチャネル型MOSFET31、電流源1の順に一定の電流が流れるようになり、昇圧されたノードN2の電位V(化2)が発光素子2に印加されて、発光素子2が発光状態となる。

【0045】このとき、昇圧された電圧が、昇圧スイッチ5のpチャネル型MOSFET52のしきい値電圧V th(p)による制限を受けることに注意を要する。すなわち、ノードN2の電位V(N2)が昇圧されることによって、pチャネル型MOSFET52がオンするため、コンデンサ4に蓄えられていた電荷がpチャネル型MOSFET52がオンするため、コンデンサ4に蓄えられていた電荷がpチャネル型MOSFET52がようになる。このため、図5の中段に示すように、発光素子2に印加される界圧されたノードN2の電位V(N2)は、VDD(1.8 V)+|Vth(p)|となり、例えばしきい確定比が確定といいでは、サントリでは、PVの関位V(N2)は、VDD(1.8 N)+|Vth(p)|となり、例えばしきい確定比が可能でいます。サントリでは、PVの関係では、PVのではPVのでは、PVのでは、PVの

【0046】このように第1実施形態の発光素子駆動回 30 路によれば、電流スイッチ3および昇圧スイッチ5をM OSFETを用いて構成し、各MOSFETの動作をデ ータ信号DATAおよび反転データ信号XDATAに従 って制御して、回路の電流経路を切り替え、コンデンサ 4の充放電を行うようにしたことで、簡略な構成により 電源電圧VDDを昇圧することができるとともに、発光 素子2の発光/消光状態に拘わらず電流源1に対して継 続的に電流が流れ込むようになるため、コンデンサ 4 の 充放電による従来のような電流源1の不安定動作が低減 されて、発光素子2の安定した高速変調が可能になる。 【0047】なお、上述した第1実施形態では、電流ス イッチおよび昇圧スイッチをMOSFETを用いて構成 するようにしたが、本発明は、スイッチ動作の可能な公 知の索子を用いて各スイッチを構成することが可能であ り、例えば、接合型FET、MESFET等を用いるよ うにしても構わない。

【0048】また、本発光素子駆動回路における各回路 部品は、個別部品で構成しても構わないし、CMSな どの半導体プロセスを利用してモノシリックに構成して も構わない。上記の内容は、以降の実施形態においても 50

同様である。

【〇049】さらに、本実施形態において、消光状態で ある時間が長く続く場合は、コンデンサ4の充電を完了 すると電流源 1 が停止してしまうので、次に発光状態に 切り替わる際に、電流源 1 の寄生容量を充放電するため に発光素子2 に流れる電流が不安定になって高速変調が 困難となる可能性がある。したがって、本実施形態は消 光状態の時間が規定されたシステムに対して適用するの が望ましい。

① 【0050】次に、本発明の第2実施形態について説明する。第2実施形態では、光信号によるデータの伝送がいわゆるバースト伝送方式である場合に好適な発光素子駆動回路の一例を説明する。

【0051】図6は、第2実施形態にかかる発光素子駆動回路の構成を示す図である。ただし、第1実施形態の構成と同様の部分には同一の符号が付してあり、以下同様とする。 【0052】図6に示す発光素子駆動回路は、上述の図

1 に示した基本構成について、電流スイッチ 3 が、例え ば3つのnチャネル型MOSFET31, 32, 33を 用いて構成されると共に、昇圧スイッチ5が、例えば2 つのpチャネル型MOSFET51,52を用いて構成 され、それら電流スイッチ3および昇圧スイッチ5の各 動作が、セル信号CELL、データ信号DATAおよび 反転データ信号 XDATAに基づいて、それぞれ制御さ れる構成としたものである。上記のセル信号は、図7の 上段に示すように、バースト的に発生するデータを含ん だセルがあるタイミングと、セルがないタイミングとを 識別するための信号である。具体的には、例えばデータ あり (セル内) のときにハイレベルとなり、データなし (セル外) のときにローレベルとなるようなセル信号 C ELLが、外部装置などから与えられるものとする。な お、電流源1、発光素子2およびコンデンサ4は、上述 の基本構成において説明したものと同様である。

【0053】電流スイッチ3を構成する、nチャネル型 MOSFET31は、NORゲート63からの出力信号 がゲート端子に入力され、ドレイン端子が発光素子2の カソード端子に接続され、ソース端子が電流源1の出力 端子1oに接続される。NORゲート63には、インバ ータ61によって反転されたセル信号CELLと反転デ ータ信号XDATAとが入力されている。また、n チャ ネル型MOSFET32は、NORゲート62からの出 力信号がゲート端子に入力され、ドレイン端子がノード N 2 (コンデンサ 4 の端子 4 a) に接続され、ソース端 子が電流源1の出力端子10に接続される。NORゲー ト62には、インバータ61によって反転されたセル信 号CELLとデータ信号DATAとが入力されている。 さらに、nチャネル型MOSFET33は、インバータ 6 1 からの出力信号がゲート端子に入力され、ドレイン 端子がノードN1 (コンデンサ4の端子4b) に接続さ れ、ソース端子が電流源1の出力端子10に接続され る。インバータ61には、セル信号CELLが入力され ている。

【0054】昇圧スイッチ5を構成する、pチャネル型 MOSFET51は、インバータ61からの出力信号が ゲート端子に入力され、電源電圧VDDがソース端子に 印加され、ドレイン端子がノードNIに接続される。ま た、pチャネル型MOSFET52は、セル信号CEL Lがゲート端子に入力され、電源電圧 V D Dがソース端 子に印加され、ドレイン端子がノードN2に接続され

【0055】上記のような構成の発光素子駆動回路で は、バースト・データが発生していないセル外のタイミ ングにおいて、コンデンサ4の充電が行われ、バースト ・データが発生しているセル内のタイミングにおいて は、データのレベルに関係なくコンデンサ4の放電が行

われるように、電流経路の切り替えが行われる。 【0056】具体的には、図7に示すように、データな し(セル外)のタイミングでは、セル信号CELLおよ びデータ信号DATAがそれぞれローレベルとなり、反 20 転データ信号 XDATAがハイレベルとなる。 ローレベ ルのセル信号CELLは、pチャネル型MOSFET5 2のゲート端子に送られると共に、インバータ61に入 力される。インバータ61で反転されてハイレベルとな った信号は、nチャネル型MOSFET33およびpチ ャネル型MOSFET51の各ゲート端子、並びに、N ORゲート62,63にそれぞれ送られる。NORゲー ト62では、インバータ61からの出力信号およびデー タ信号DATAの論理和の否定が演算され、ローレベル の信号がnチャネル型MOSFET32のゲート端子に 30 送られる。さらに、NORゲート63では、インバータ 6 1 からの出力信号および反転データ信号 X D A T Aの 論理和の否定が演算され、ローレベルの信号が n チャネ ル型MOSFET31のゲート端子に送られる。従っ て、pチャネル型MOSFET52およびnチャネル型 MOSFET33がそれぞれオンとなり、pチャネル型 MOSFET51およびnチャネル型MOSFET3 1,32がそれぞれオフとなる。これにより、図6の破 線矢印で示すように、pチャネル型MOSFET52、 ノードN2、コンデンサ4、ノードN1、nチャネル型 40 MOSFET33、電流源1の順に一定の電流が流れて

コンデンサ4の充電が行われ、図7の中段に示すよう に、ノードN2の電位V(N2)が電源電圧VDDとなる。

【0057】なお、上記のようなセル外のタイミングで は、コンデンサ4の充電が完了すると電流源1への電流 の流れ込みがなくなることになる。しかし、セル外では 発光素子2を高速変調する必要がないため、電流源1の 動作が停止しても発光素子2の駆動に影響を及ぼすこと

はない。 【0058】一方、データあり(セル内)のタイミング 50 流値 I が 100 m A、1 つのセルの長さに相当する時間

では、データ信号DATAがローで消光になる場合と、 データ信号 D A T A がハイレベルで発光になる場合にお いて、さらに電流経路の切り替えが行われる。

【0059】具体的には、セル内において消光になるタ イミングでは、データ信号DATAがローレベルとな り、セル信号CELLおよび反転データ信号XDATA がそれぞれハイレベルとなる。これにより、pチャネル 型MOSFET52は、ハイレベルのセル信号CELL を受けてオフとなり、 p チャネル型MOSFET51 10 は、インバータ61で反転されたローレベルの信号を受 けてオンとなる。また、nチャネル型MOSFET33 は、インバータ61で反転されたローレベルの信号を受 けてオフとなり、nチャネル型MOSFET32は、N ORゲート62から出力されるハイレベルの信号を受け てオンとなり、nチャネル型MOSFET31は、NO

Rゲート63から出力されるローレベルの信号を受けて オフとなる。従って、図6の一点鎖線矢印で示すように (一部は実線と重なっている)、 pチャネル型MOSF ET5.1、ノードN1、コンデンサ4、ノードN2、n チャネル型MOSFET32、電流源1の順に一定の電 流が流れるようになる。このとき、図7の中段に示すよ うに、ノードN2の電位V(N2)は、VDD+ | Vth(p) | に昇圧されるが、発光素子2を通る経路には電流が流

れないため発光素子2は消光状態となる。 【0060】また、セル内において発光になるタイミン グでは、セル信号 C E L L およびデータ信号 D A T A が それぞれハイレベルとなり、反転データ信号XDATA がローレベルとなる。これにより、pチャネル型MOS FET52は、ハイレベルのセル信号CELLを受けて オフとなり、pチャネル型MOSFET51は、インバ ータ61で反転されたローレベルの信号を受けてオンと なる。また、nチャネル型MOSFET33は、インバ ータ61で反転されたローレベルの信号を受けてオフと なり、nチャネル型MOSFET32は、NORゲート 6 2から出力されるローレベルの信号を受けてオフとな り、nチャネル型MOSFET31は、NORゲート6 3から出力されるハイレベルの信号を受けてオンとな る。従って、図6の実線矢印で示すように、pチャネル 型MOSFET51、ノードN1、コンデンサ4、ノー ドN2、発光素子2、nチャネル型MOSFET31、 電流源1の順に一定の電流が流れ、昇圧されたノードN 2の電位 V (N2)が発光素子2に印加されて、発光素子2 が発光状態となる。

【0061】なお、上記のような回路構成では、セル内 において、コンデンサ4に蓄えられた電荷が発光/消光 に関係なく放電されるため、1 つのセルの長さ等の条件 に応じてコンデンサ4の容量を設定する必要がある。具 体的な設定の一例を次に示す。

【0062】例えば、発光素子2についての最大駆動電

15

Tが $3 \mu s$  (ただし、許容セル数を1セルとする)、pチャネル型MOSFET52のしきい値電圧Vth(p)が 0.8V、発光素子2および駆動回路に必要な電圧VLD Dが2. 5 V以上であるような条件で本回路を使用する とすると、コンデンサ4の容量C1の大きさは、蓄えら\* \* れる電荷をQ、端子間の電位差を Δ V として、 Q = C 1 ・  $\Delta$  V = I ・ T の関係を使用し、次の条件を満足するよ うに設計すればよい。 [0063]

 $C 1 \ge I \cdot T / \Delta V$ 

 $\geq 1 \cdot T / (VDD + Vth(p) - VLDD)$ 

 $\geq 100 \,\mathrm{m\,A} \cdot 3 \,\mu\,\mathrm{s} / (1.8 + 0.8 - 2.5) \,\mathrm{V}$  $\geq 3 \mu F$ 

の容量を有するコンデンサを使用することが可能であ

る。 【0064】このように第2実施形態によれば、バース ト伝送方式においては、セル信号CELL等を利用して 電流経路の切り替え制御を行い、セル外のタイミングで はコンデンサ4を充電し、セル内のタイミングではコン デンサ4を放電するようにしても、第1実施形態の場合

と同様な効果を得ることが可能である。 【0065】なお、第2実施形態では、セル内でデータ 信号がローレベルとなるタイミングにおいて、コンデン 20 サ4に蓄えられた電荷が放電されるような回路構成とし ているが、例えば、図8に示す回路構成となるように変 形することによって、消光時にコンデンサ4の電荷を無 駄に消費するようなことが回避される。すなわち、図8 の回路構成では、ノードN2に接続していたnチャネル 型MOSFET32のドレイン端子を、電源電圧VDD が印加されるpチャネル型MOSFET51,52の共

通接続点に接続するようにしたものである。これによ り、セル内における消光時の電流経路が、図8の一点鎖 線矢印で示すように、コンデンサ 4 を経由することなく nチャネル型MOSFET32から電流源1に向かうも のとなる。このような回路構成とすることにより、セル 内にある状態をより長い時間保つことが可能になる。

【0066】次に、本発明の第3実施形態について説明 する。上述の第2実施形態がセル信号を利用してセル外 のタイミングでコンデンサを充電するように電流経路を 切り替える構成であったのに対して、第3実施形態は、 さらにクロック信号も利用してセル外のタイミングでコ ンデンサを充電するようにした一例を示すものである。

【0067】図9は、第3実施形態にかかる発光素子駆 40 動回路の構成を示す図である。図9に示す発光素子駆動 回路は、前述の図6に示した第2実施形態について、デ ータ信号DATAに同期したクロック信号CLKが外部 等より与えられ、該クロック信号 C L K を分周回路 6 4 にて分周してクロック信号 С L K'を生成し、そのクロ ック信号CLK'と、第2実施形態でも用いた、セル信 号CELL、データ信号DATAおよび反転データ信号 XDATAとに基づいて、電流スイッチ3および昇圧ス イッチ5の各動作がそれぞれ制御される。また、後述す るように、昇圧されたノードN2の電位はクロック信号 50 の有無(セル内外)に拘わらず、分周回路64で設定さ

上記のような使用条件においては、例えば3.3μF等 10 CLK'に従って変動するため、整流器71およびコン デンサ72を付加して整流を行い、昇圧された電源電圧 の安定化を図っている。

【0068】分周回路64は、例えば、直列に接続され た2つのDフリップフロップ64a,64b等を用いて 構成される。Dフリップフロップ64aは、外部から与 えられるクロック信号CLKがクロック入力端子に入力 され、データ入力端子と反転データ出力端子とが互いに 接続される。また、Dフリップフロップ64bは、Dフ リップフロップ 6 4 a のデータ出力端子から出力される 信号がクロック入力端子に入力され、データ入力端子と 反転データ出力端子とが互いに接続される。このDフリ ップフロップ64bのデータ出力端子から出力される信 号は、クロック信号CLKの周波数を分周したクロック 信号CLK'となり、NANDゲート65に入力され る。NANDゲート65には、インバータ66で反転さ れたセル信号 C E L L も入力されていて、クロック信号 CLK'および反転されたセル信号CELLの論理積の 否定が演算され、該演算結果がpチャネル型MOSFE T52のゲート端子およびインバータ61に送られる。 また、インパータ66で反転されたセル信号CELLは NORゲート62、63にもそれぞれ送られる。

【0069】整流器71は、例えば、コンデンサ4の端 子4a等が接続するノードN2と、発光素子2のアノー ド端子等が接続するノードN3との間で、ノードN2か らノードN3への向きを順方向として接続される。ま た、コンデンサ72は、ノードN3と接地端子の間に接 続される。

【0070】上記のような構成の発光素子駆動回路で は、バースト・データが発生していないセル外のタイミ ングにおいて、分周されたクロック信号CLK'に従い コンデンサ4およびコンデンサ72の充電が行われ、バ ースト・データが発生しているセル内のタイミングにお いては、データのレベルに関係なくコンデンサイ2の放 電が行われるように、電流経路の切り替えが行われる。 【0071】具体的には、図10に示すように、データ なし(セル外)のタイミングでは、セル信号CELLお よびデータ信号 DATAがそれぞれローレベルとなり、 図示しない反転データ信号XDATAがハイレベルとな る。一方、分周されたクロック信号 C L K'は、データ ٠.,

れた周期でハイレベルとローレベルを繰り返す。 【0072】セル外においてクロック信号CLK'がハ イレベルの場合を考えると、ハイレベルのクロック信号 CLK' およびインバータ66から出力されるハイレベ ルの信号がNANDゲート65に送られ、該NANDゲ ート65からはローレベルの信号がpチャネル型MOS FET52およびインバータ61に出力される。そし て、インバータ61で反転されたハイレベルの信号がp チャネル型MOSFET51およびnチャネル型MOS FET33にそれぞれ送られる。また、ローレベルのデ ータ信号DATAおよびインバータ66で反転されたハ イレベルの信号がNORゲート62に送られ、該NOR ゲート62からはローレベルの信号が n チャネル型MO SFET32に送られる。さらに、ハイレベルの反転デ ータ信号XDATAおよびインバータ66で反転された ハイレベルの信号がNORゲート63に送られ、該NO Rゲート63からはローレベルの信号がnチャネル型M OSFET31に送られる。従って、pチャネル型MO SFET52およびnチャネル型MOSFET33がそ れぞれオンし、pチャネル型MOSFET51およびn 20 チャネル型MOSFET31,32がそれぞれオフす る。これにより、図9の破線矢印で示すように、 pチャ ネル型MOSFET52、ノードN2、コンデンサ4、 ノードN1、nチャネル型MOSFET33、電流源1 の順に一定の電流が流れてコンデンサ4の充電が行われ

【0073】また、セル外でクロック信号 CLK'がロ ーレベルとなったときには、NANDゲート65からハ イレベルの信号が出力され、インバータ61からはロー レベルの信号が出力されて、pチャネル型MOSFET 30 51がオンし、pチャネル型MOSFET52およびn チャネル型MOSFET33がそれぞれオフする。ま た、nチャネル型MOSFET31,32は、クロック 信号CLK'がハイレベルのときと同じくそれぞれオフ となる。これにより、図9の二点鎖線矢印で示すよう に、pチャネル型MOSFET51、ノードN1、コン デンサ4、ノードN2、整流器71、ノードN3、コン デンサ72の順に一定の電流が流れるようになる。この とき、ノードN2の電位V(N2)は、コンデンサ4に蓄え られて電荷によってVDD+ | Vth(p) | まで昇圧さ れ、そして、整流器71およびコンデンサ72を電流が 流れることでコンデンサ72が充電される。

【0074】なお、整流器71において端子間電圧分の 電圧ドロップが発生するため、pチャネル型MOSFE T52としてはしきい値電圧Vth(p)が高めの素子を用 いるのが望ましく、例えば、しきい値電圧 V th(p)が 1 V程度の素子を使用するのが好適である。また、整流器 71の順方向動作時の動作電圧は、極力小さなものが望 ましく、例えば、しきい値電圧Vth(r)がO.3V程度 のMOSトランジスタ等を用いた整流器を用いるのが好 50 ロック信号CLKを直接制御に用いることも可能であ

適である。上記のような回路部品を用いた場合、電源電 **圧VDDを1. 8Vとすると、ノードN3の電位V(N3)** は、約0.7 (=1-0.3) Vだけ昇圧されて約2. 5 Vで安定になる。

【0075】上記のようにして、セル外のタイミングに おいては分周されたクロック信号に従ってコンデンサ 4. 72の充電が行われる。なお、このとき、コンデン サ4.72の充電が完了すると電流源1への電流の流れ 込みがなくなることになるが、セル外では発光素子2を 高速変調する必要がないため、電流源1の動作が停止し ても発光素子2の駆動に影響を及ぼすことはない。

【0076】一方、セル内のタイミングでは、ハイレベ ルのセル信号CELLがインバータ66で反転されてロ **ーレベルとなってNANDゲート65に送られるため、** 該NANDゲート65からは、クロック信号CLK'の レベルに関係なくハイレベルの信号が出力される。これ により、第2実施形態におけるセル内のタイミングの場 合と同様にして、pチャネル型MOSFET51がオン し、pチャネル型MOSFET52およびnチャネル型 MOSFET33がそれぞれオフするとともに、データ 信号DATAおよび反転データ信号XDATAのレベル に応じてnチャネル型MOSFET32および31がス イッチ動作する。

【0077】具体的には、データ信号がハイレベルのと き、nチャネル型MOSFET31がオンし、nチャネ ル型MOSFET32がオフして、図9の実線矢印で示 すように、コンデンサ72、ノードN3、発光素子2、 nチャネル型MOSFET31、電流源1の順に一定の 電流が流れて、昇圧されたノードN3の電圧V(N3)が発 光素子2に印加されて発光状態となる。

【0078】また、データ信号がローレベルのときに は、nチャネル型MOSFET32がオンし、nチャネ ル型MOSFET31がオフして、図9の一点鎖線矢印 で示すように、コンデンサ72、ノードN3、nチャネ ル型MOSFET32、電流源1の順に一定の電流が流 れて、発光素子2が消光状態となる。図10の下段に は、発光素子2に与えられる駆動電流 I LDの変化の様子 を示しておく。

【0079】このように第3実施形態によれば、セル信 号CELLに応じてセル外のタイミングを判断し、分周 **したクロック信号CLK'に従ってコンデンサの充電を** 行うようにしても、第2実施形態の場合と同様な効果を 得ることが可能である。また、整流器71およびコンデ ンサ72を設けたことで、クロック信号CLK'に応じ た電圧の変動が安定化されて、昇圧された高い電源電圧 を発光素子2に印加することができる。

【0080】なお、上述した第3実施形態では、クロッ ク信号CLKを分周回路64で分周してスイッチ制御に 用いるようにしたが、本発明は、分周を行うことなくク る。また、分周の割合は、クロック信号CLKの周波数 に応じて適宜に設定することができる。

【0081】さらに、セル外のタイミングにおいて、電流が電流源1に流れ込む回路構成としたが、例えば図1 1に示すように、ロチャネル型MOSFET33のソース端子を接地するようにしても構わない。このような回路構成にすることで、コンデンサの充電時間を短縮することでが可能になる。

【0082】加えて、セル内のタイミングにおいて、コンデンサ72に蓄えられた電荷が放電されるような巨路 相成としているが、例えば、図12に示す回路構成となるように変形することによって、消光時にコンデンサ72の電荷を無駄に消費するようなことが回避される。すなわち、図12の回路構成では、ノードN3に接続していたnチャネル型MOSFET32のドレイン端子を、電源電圧VDDが印加されるりチャネル型MOSFET51、52の共通接続点に接続するようにしたものである。これにより、セル内における清光時の電流経路が、図12の一点鎖線矢印で示すように、nチャネル型MOSFET32から電流源1に向かうものとなって、本回208のさちなる低消費電力化と共に、セル内にある状態をより長い時間保つことが可能になる。

【0083】次に、本発明の第4実施形態について説明 する。第4実施形態は、上述した第3実施形態につい て、外部等から与えられていた中心信号CELLを、デ ータ信号DATAを基に回路内部で生成するように改良 を加えた一例を示すものである。

【0084】図13は、第4実施形態にかかる発光素子 駆動回路の構成を示す図である。図13に示す発光素子 駆動回路は、例えば前述の図12に示した第3実施形態 30 について、データ信号DATAを基に、セル信号CEL に相当するデータ検出信号DATA - DETを生成す るデータ検出部 8を設け、NORゲート62,63およ びインパータ66を省略するようにした構成である。上 記以外の回路構成は図12に示した回路構成と同様であ

【0085】図14は、データ検出部8の具体的な回路 構成の一例を示す図である。図14において、データ検 出部8は、8つのDフリップフロップF1~F8からな るシフトレジスタ81と、各DフリップフロップF1~ 40 F8の反転データ出力信号のNANDを演算するNAN Dゲート82と、該NANDゲート82の出力信号をデ ータ入力としてデータ検出信号DATA-DETを出力 するDフリップフロップ83とを有する。

【0086】シフトレジスタ81の各Dフリップフロッ プF1~F8は、クロック信号CLKがクロック入力端 子にそれぞれ入力される。初段のDフリップフロップF 1は、入力データ信号 DATA – INがデータ入力端子 Dに入力され、データ出力端子OがDフリップフロップ F 2のデータ入力端子に接続され、反転データ出力端子 X O が N A N D ゲート 8 2 の 入力端子に接続される。 2 段目以降の各DフリップフロップF2~F8は、隣り合 **うDフリップフロップのデータ出力端子Qとデータ入力** 端子Dとが互いに接続され、各々の反転データ出力端子 XOがNANDゲート82の入力端子にそれぞれ接続さ れる。なお、ここでは、5段目のDフリップフロップF 5のデータ出力および反転データ出力が、データ信号 D ATAおよび反転データ信号XDATAとして取り出さ れ、図13に示したnチャネル型MOSFET31およ び32の各ゲート端子に送られるものとする。 【0087】 NANDゲート82は、各Dフリップフロ

【0087】NANDゲート82は、各Dフリップフロップド 1~F8の反転データ出力の論理機の否定を演算して、該演算結果を示す信号をDフリップフロップ83のデータ入力端子ひに送る。Dフリップフロップ83

は、クロック信号CLKがクロック入力端子に入力されていて、NANDゲート82からの出力信号を受けて、データ出力端子Dからデータ検出信号DATA一DET た出力する。このデータ検出信号DATA一DETが、図13に示したNANDゲート65には、第3実施形態の場合と同様に、分周回路64で分割されたクロック信号CLK・が入力されている。

【0088】ここで、上記データ検出部8の動作について簡単に説明する。データ検出部8では、図15に示すように、データ信号DATAのローレベルが続いた後ハイレベルに転じる4ビット前に、データ検出信号がデタ有りを示すハイレベルとなり、また、データ信号DATAのローレベルが8ビット以上連続する場合に、データ信号DATAの最後のハイレベル後の4ビット間について、データ検出信号がハイレベルとなるような動作が行われる。

【0089】具体的には、シフトレジスタ81への入力 データ信号DATAーINが、ローレベルを示す「0」 で連続する状態と、ハイレベルを示す「1」を含んだ状 態との間で切り替わるとき、データ検胎部8の各部の論 理値は、次の表」に示すように変化する。

[0090]

【表1】

		21												
г	ステー	DAT	FI	F2	F3	F4	F5	F6	F7	F8	NAND	DATA	DATA	XDAT
	7	A.	'n	0	0	Q	Q	Q	0	Q		-DET		A
t	~1	-0	0	0	0	0	0	0	0	0	0	0	0	0
H	2		ŏ	0	0	0	0	0	0	0		0	0	0
H	- 3		1	o	0	0	0	0	0	. 0	1		0	0
۲	-3	-	1	-	0	0	0	0	0	0	1	1	<b>√</b> 4bit <sub>0</sub>	
H			-+	1	ĭ	ŏ	0	0	o	0	1	1	10	0
ŀ	5	-	<b>├</b> ─÷	<del>-</del>	1	l i	0	1	0	ō	1	1	10	0
ŀ	- 6	<u> </u>	<del></del>	<del>-</del>	1	l i	۲	ŏ	0	ō	1	1	1	0
L	7		1	<del></del>		<del>                                     </del>	1	<del>- ۲</del>	- ŏ	ŏ		1	î	1
L	- 8	_1	1		1			<del>- :</del>	H	l ö		1	1	
Г	9	_1	1	1	_1	_1	1	1			1 - i		+ + +	1
Т	10	1	1	_ 1	1	1	1_1	1	1	1		<del>- !</del>	<del>                                     </del>	1
t	11	0	1	_1	1	1	1	1	1	1	1		-	1 - 1
t	12	0	0	1	1	1	1_1	_ 1	1	1	1	1	+-+	1 - 1
ŀ	13	0	0	0	1	1	1	1	1_1			1	1	4
t	14	0	0	0	0	1	1	1				1_1	1	4
ł	15			O	0	1	1	T 1			11	1		1
ł	16				0	1	0		. 1			11	1	
ł	17							1	1				4bit (	
ł	18								1 0	1			11 / 0	
١													117	0 0
-	19													0 0
	20	7 T	1 (	al c										

【0091】表1より、シフトレジスタ81によって5 ビット分だけ遅延された入力データ信号DATA-IN データ信号DATAが「0」から「1」に変化する4ビ ット前に、データ検出信号DATA-DETが「O」か ら「1」に変化し、データ信号DATAが「1」から 「O」に変化した4ビット後に、データ検出信号DAT A-DETが「1」から「0」に変化する様子がわか

【0092】このようにデータ検出部8で生成されるデ ータ検出信号DATA-DETは、データ信号DATA の「1」を検出してハイレベルとなり、データ信号DA TAの「0」連続を検出してローレベルとなるので、上 30 述の第3実施形態で用いたセル信号CELLに相当する 信号が、本回路内で生成されることになる。そして、こ のデータ検出信号DATA-DETが、NANDゲート 65に送られ、第3実施形態の場合と同様にして、各ス イッチの動作が制御され電流経路の切り替えが行われる ようになる。

【0093】上記のように第4実施形態では、データ信 号DATAおよびクロック信号CLKを用いてデータ検 出信号DATA-DETを生成するようにしたことで、 セル信号CELLが与えられないシステムであっても、 発光素子2を高い電圧で高速に駆動することが可能であ る。このような回路構成は、バースト伝送方式に限ら ず、通常の連続伝送方式に対しても適用可能であるとい う利点がある。

【0094】なお、上述した第4実施形態では、デジタ ル回路で構成されたデータ検出部8を用いる場合につい て説明したが、本発明に適用されるデータ検出部8の回 路構成はこれに限られるものではない。

【0095】図16は、アナログ回路を使用してデータ 検出部を構成した一例を示す図である。図16のデータ 50 7に向けて電流 11が流れてコンデンサ87が充電され

検出部8'では、入力データ信号DATA-INが2つ のDフリップフロップf1,f2によって遅延されて、 がデータ信号DATAとして出力されるとともに、その 20 データ信号DATAおよび反転データ信号XDATAが 生成される。また、MOSFET84a~84f、電流 源85a,85b、インバータ86およびコンデンサ8 7 で構成されるアナログ回路により、入力データ信号 D ATA-INを基にデータ検出信号DATA-DETが 生成される。

【0096】このアナログ回路は、pチャネル型MOS FET84a,84bおよびnチャネル型MOSFET 84c、84dが、電源電圧端子と接地端子の間に直列 に接続される。pチャネル型MOSFET84bおよび nチャネル型MOSFET84cの共通の接続点には、 一端が接地されたコンデンサ87の他端が接続されると 共に、インバータ86の入力端子が接続される。このイ ンバータ86の出力信号がデータ検出信号DATA-D ETとなる。また、電源電圧端子と接地端子の間には、 pチャネル型MOSFET84eおよび電流量I1の電 流源85a、並びに、電流量 I 2の電流源85bおよび nチャネル型MOSFET84fがそれぞれ接続されて いる。なお、電流量I2は電流量I1よりも十分に大き いものとする。 pチャネル型MOSFET84 e は、ゲ 40 ートードレイン端子間が接続され、かつ、ゲート端子が pチャネル型MOSFET84aのゲート端子に接続さ れて、カレントミラーを形成している。また、nチャネ ル型MOSFET84fも、ゲートードレイン端子間が 接続され、かつ、ゲート端子がpチャネル型MOSFE T84dのゲート端子に接続されて、カレントミラーを 形成している。

【0097】上記のような構成のデータ検出部8'で は、入力データ信号DATA-INがローレベルのと き、pチャネル型MOSFET84aからコンデンサ8 る。一方、入力データ信号DATA-INがハイレベル のときには、コンデンサ87に蓄えられた電荷が n チャ ネル型MOSFET84dを介して放電される。したが って、データ検出信号DATA-DETのレベルは、イ ンバータ86のしきい値電圧を基準として、コンデンサ 87に蓄えられた電荷に応じて切り替わるようになる。 [0098] 具体的に、例えば、電流量 I 1が100 μ A、電流量 I 1 が 1 0 m A、コンデンサ87 の容量値が 30 p F、インバータ86のしきい値電圧が0.9 Vで ある場合の回路動作を、図17を用いて説明する。 【0099】図17の上段に示すようにローレベルの入 カデータ信号DATA-INが続いているときは、pチ

ャネル型MOSFET84bがオン、nチャネル型MO SFET84cがオフとなっているので、pチャネル型 MOSFET84aを介して供給される電流 I1によっ てコンデンサ87が充電されるので、コンデンサ87が 接続するノードN4の電位V(N4)は、図17の3段目に 示すように電源電圧VDDに張り付く。この結果、イン\*

## $T1 = C \cdot \Delta V / I$

上記の場合、例えば1ビットが6.43nsの156M b/sでは、入力データの「1」が1ビット以上存在す ることを検出できる。

【0102】入力データ信号DATA-INがローレベ ルになると、pチャネル型MOSFET84bがオン、 n チャネル型MOSFET84cがオフとなるので、ノ ードN4の電位V(N4)は再び上昇し始めるが、インバー タ86のしきい値電圧を超える前に入力データ信号DA TA-INがハイレベルになると、上述したようにすぐ に接地レベルに落ちて、データ検出信号DATA-DE※30

## $T2 = C \cdot \Delta V / I$

上記の場合、例えば1ビットが6. 43nsの156M b/sでは、入力データのローレベルが42ビット続い たことに相当する。

【0105】このようにアナログ回路を含んで構成され たデータ検出部8'を用いても、第4実施形態の場合と 実質的に同等なデータ検出信号DATA-DETを生成 することが可能である。

【0106】次に、本発明の第5実施形態について説明 する。第5実施形態は、例えば上述した第2実施形態に ついて、セル信号に代えて、データ信号が連続してロー レベルとなるタイミングを検出した信号を用いるように したものである。

【0107】図18は、第5実施形態にかかる発光素子 駆動回路の構成を示す図である。図18において、本発 光素子駆動回路は、例えば上述の図8に示した回路構成 について、データ検出回路9を設けると共に、該データ 検出回路9から出力されるデータ検出信号DATA-D ETを反転するインバータ67を設けた構成である。

\*バータ86への入力信号がしきい値を超えて反転され、 図17の下段に示すようにローレベルのデータ検出信号 DATA-DETが出力される。

【0100】次に、入力データ信号DATA-INがハ イレベルになると、pチャネル型MOSFET84bが オフ、nチャネル型MOSFET84cがオンとなるの で、コンデンサ87からnチャネル型MOSFET84 c.84dに向かって電流12が流れて、コンデンサ8 7の放電が行われる。これによりノードN4の電位V(N

10 4)は降下し接地レベルに張り付き、データ検出信号DA TA-DETはハイレベルに転じる。このデータ検出信 号DATA-DETがハイレベルとなるまでに要する時 間T1は、コンデンサ87の電荷をQ、容量値をC、端 子間の電圧を $\Delta V$ 、電流値をIとしたとき、 $Q = C \cdot \Delta$  $V = I \cdot T 1$ の関係を利用して計算すると次のようにな る。

### [0101]

## $= 30 \text{ p F} \cdot (1.8-0.9) \text{ V/} 10 \text{ mA} = 2.7 \text{ n s}$

※ T はハイレベルのままとなる。

【0103】その後、ローレベルの入力データ信号DA **TA-INが連続すると、ノードN4の電位V(N4)は上** 昇してインバータ86のしきい値電圧を超えるようにな り、データ検出信号 DATA – DETはローレベルに転 じる。このデータ検出信号DATA-DETがローレベ ルとなるまでに要する時間 T 2 は、上記の場合と同様 に、 $O = C \cdot \Delta V = I \cdot T 1$ の関係を利用して計算する と次のようになる。

[0104]

 $= 30 p F \cdot (0.9-0) V/100 \mu A = 270 n s$ 

【0108】データ検出回路9は、入力データ信号DA TA-INおよびクロック信号CLKの入力を受けて、 入力データ信号DATA-INが連続してローレベルと なるタイミングを検出してハイレベルのデータ検出信号 DATA-DETを出力する。また、ここではデータ検 出回路9がデータ信号DATAおよび反転データ信号X DATAを生成して、NORゲート62および63にそ れぞれ出力する機能を備えているものとする。上記のよ うな機能を有するデータ検出回路は一般的であるため、 ここでの具体的な回路構成の説明は省略する。

【0109】インバータ67は、データ検出回路9から のデータ検出信号DATA-DETを反転して、pチャ ネル型MOSFET52、インバータ61およびNOR ゲート52,63にそれぞれ送る。

【0110】上記のような構成の発光素子駆動回路で は、インバータ67で反転されたデータ検出信号DAT A-DETを、上述の第2実施形態で用いたセル信号C 50 ELLに代えて利用することで、第2実施形態の場合と 同様の作用、効果が得られるようになる。また、この回 路構成は、バースト伝送方式に限らず、通常の連続伝送 方式にも適用できるという利点がある。

【0111】次に、本発明の第6実施形態について説明 する。上述した第1~5実施形態では、コンデンサ4の 充放電を切り替えるときに、電源電圧端子に接続されて いたコンデンサ4の一方の端子を電源電圧端子から開放 し、電源電圧端子に接続されていなかったコンデンサ4 の他方の端子を電源電圧端子に短絡する、2つの切り替 え動作を同時に行っていた。この切り替えの際、コンデ ンサ4の充電経路のスイッチと放電(昇圧)経路のスイ ッチとが、一瞬の間同時にオンする可能性があった。こ の場合、2つのスイッチ動作によってコンデンサ4の2 つの端子間がショートしてしまうため、せっかく充電し た電荷を放電して電圧変換効率を低下させてしまうおそ れがある。そこで、第6実施形態では、上記の切り替え の際に、充電経路のスイッチと昇圧経路のスイッチとを 一度同時にオフさせてから他方をオンするようなシーケ ンス制御を行うようにしたものである。

【0112】図19は、第6実施にかかる発光素子駆動 回路の構成を示す図である。図19に示す回路は、例え ほ上述の図8に示した回路構成について、遅延回路10 0、インバータ101、104、NANDゲート102 およびNORゲート103で構成されるシーケンス制御 回路を付加したものである。

【0113】遅延回路100は、例えば図20に示すように、入力されるセル信号CELLを、複数のインパータを用いて所定時間だり返達させて、NANDゲート102およびNORゲート103にそれぞれ出力する。NANDゲート102は、遅延回路100からの出力信号 30セル信号CELLとの適準程の可定を演算して、その結果を示す信号をサイネル型MOSFET51のゲート端子に送る。NORゲート103は、遅延回路100からの出力信号とセル信号CELLとの適連和の否定を演算して、その結果を示す信号をインパータ104および「カチャネル型MOSFET52のゲート端子に送る。インパータ104は、NORゲート103からの出力信号を反転してリチャネル型MOSFET52のゲート端子に送る。インパータ104は、反称に大きたル信号CELLをNORゲート62、63にそれぞれ送る。40

【図 1 】 4 】 上記のような回路構成におけるシーケンス 制御について、図 2 1 を用いて具体的に説明する。図 2 1 において、まず、セル外からセル内に切り替える。席には、コンデンサイへの充電を行う充電経路のスイッチである。チャネル型MO S F E T 5 3 3をオンカナフに切り替える。このとき、昇圧経路のスイッチである。テャネル型MO S F E T 5 1 はオフされたままである。この状態で、充電経路 なよび昇圧経路の各スイッチを一度同時にオフした状態が実現される。そして、遅延回路 1 0 0 による遅延時間 50 ートである。

Tdが経過した後に、pチャネル型MOSFET51を オフからオンに切り替えて、セル外からセル内への切り 替えを完了する。

【①115】一方、セル内からセル外に切り替える際には、上記の場合と逆の順序となる。すなわち、コンデンサイの充電を行うために、昇圧経路のスイッチであるテヤネル型MOSFET51をオンからオフに切り替える。このとき、充電経路のスイッチである Pチャネル型 MOSFET52およびnチャネル型MOSFET52およびnチャネル型MOSFET33はオフされたままである。この状態で、充電経路および界圧解路の各スイッチを一度同時にオフした状態が実現される。そして、遅延回路100による遅延時間てはが経過した後に、Pチャネル型MOSFET52およびnチャネル型MOSFET52およびnチャネル型MOSFET52およびnチャネル型MOSFET32をオンに切り替えて、セル内からセル外への切り替えを完了する。

で電桐を放電しく電圧変換効率を貼りととしなりり れがある。そこで、第6実施形態では、上記の切り替え の際に、充電経路のスイッチと昇圧経路のスイッチとを 一度間時にオフさせてから他方をオンするようなシーケ ンス制御を行うようにしたものである。 【0 1 1 6】このように第6実施形態によれば、充電お よび昇圧(放電)の各電流経路の切り替え時にコ ンプナサ 4 の2 つの端子間がショートすることが回避さ れるため、電圧変換効率の低下を防いでより確実に電源 電圧を昇圧することが可能になる。

【0117】なお、上述した第1~6実施形態では、発 光を指示するハイレベルのデータ信号DATAや、バー スト・データを含むセルの存在を示すハイレベルのセル 信号等に基づいて、1回の昇圧を行う構成としたが、こ のような構成を複数段設けて、さらに高い電圧をい発生 させることが可能であることは自明である。

【の118】 【発明の効果】以上説明したように、本発明の発光素子 駆動回路は、データ信号およびそれに対応した制御信号 に従って第1および第2スイッチ部を制御して、電流版 に流れる電流の経路を切り替えるようにしたことで、電流 感電圧昇圧部の充電により昇圧された電源電圧が発光素 子に印加されると共に、発光素子の発光/消光状線に関 係なく電流源が作動状態とされるため、低電源電圧化に 対応可能であり、かつ、発光素子の突定した高速変調か 可能な発光素子駆動回路を提供することができる。これ により、発光素子駆動回路を提供することができる。これ は、発光素子駆動回路を提供することが可能になる。 報・通信機器の低消費電力化を図ることが可能になる。 【図面の簡単な説明】

【図1】本発明による発光素子駆動回路の基本構成を示す図である。

【図2】図1の回路に用いる電流源の構成例を示す図である。

○○○。 【図3】本発明による発光素子駆動回路の基本的な動作 を説明するタイムチャートである。

【図4】本発明の第1実施形態にかかる発光素子駆動回路の構成を示す図である。

【図5】同上第1実施形態の動作を説明するタイムチャートである。

【図6】本発明の第2実施形態にかかる発光素子駆動回 路の構成を示す図である。

【図7】同上第2実施形態の動作を説明するタイムチャ ートである。

【図8】同上第2実施形態に関連する他の回路構成例を 示す図である。

【図9】本発明の第3実施形態にかかる発光素子駆動回 路の構成を示す図である。

【図10】同上第3実施形態の動作を説明するタイムチ ャートである。

【図11】同上第3実施形態に関連する他の回路構成例

を示す図である。 【図12】同上第3実施形態に関連するさらに別の回路

構成例を示す図である。 【図13】本発明の第4実施形態にかかる発光素子駆動

回路の構成を示す図である。

【図14】同上第4実施形態についてデータ検出部の具 体例を示す回路図である。

【図15】図14のデータ検出部から出力される信号を 説明する図である。

【図16】同上第4実施形態に関連する他のデータ検出 部の具体例を示す回路図である。

【図17】図16のデータ検出部から出力される信号を 説明する図である。

\* 回路の構成を示す図である。

【図19】本発明の第6実施形態にかかる発光素子駆動 回路の構成を示す図である。

【図20】同上第6実施形態について遅延回路の具体例 **か示す図である。** 

【図21】同上第6実施形態におけるシーケンス制御を 説明するタイムチャートである。

【図22】一般的な高速光通信用の発光素子駆動回路の 構成例を示す図である。

【符号の説明】

1…電流源

2 … 発光素子

3…電流スイッチ 4. 72…コンデンサ

5…昇圧スイッチ

8,8'…データ検出部

9…データ検出回路

31, 32, 33…nチャネル型MOSFET

51, 52…pチャネル型MOSFET


61…インバータ


62, 63…NORゲート

6 4 …分周回路


65.82…NANDゲート

71…整流器













[図11]





【図12】




















# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

documents stated to the items checked:
Defects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.